2012-10-23 53 views

उत्तर

6

पूंछ-चेनिंग इंटरप्ट्स के बीच राज्य की बचत और बहाली के बिना अपवादों की बैक-टू-बैक प्रोसेसिंग है। प्रोसेसर आठ रजिस्टरों के पॉप को छोड़ देता है और आठ रजिस्टर्स को धक्का देता है जब एक आईएसआर से बाहर निकलता है और दूसरे में प्रवेश करता है क्योंकि इसका स्टैक सामग्री पर कोई प्रभाव नहीं पड़ता है। Cortex™-M3 Technical Reference Manual

मूल रूप से इसका मतलब है, स्टैकिंग दोहराए बिना लंबित बीच में आता है से निपटने।

मैं इस पुस्तक की सिफारिश अगर आप अधिक विवरण जानना चाहता हूँ:

The Definitive Guide to the ARM Cortex-M3

1

एक अपवाद लंबित स्थिति है जब एक और अपवाद संचालक पूरा हो चुका है, के बजाय बाधित कार्यक्रम की ओर लौटने और फिर प्रवेश करने में है, तो अपवाद अनुक्रम फिर से, एक पूंछ श्रृंखला परिदृश्य होगा, जहां प्रोसेसर को सभी रजिस्टर मानों को स्टैक से पुनर्स्थापित करना होगा और उन्हें फिर से स्टैक पर धक्का देना होगा। अपवाद की पूंछ चेनिंग कम अपवाद प्रसंस्करण ओवरहेड और बेहतर ऊर्जा दक्षता की अनुमति देता है।