18
मुझे एक विचार है कि दोहरी कोर सीपीयू द्वारा इंटरप्ट को कैसे नियंत्रित किया जाता है। मैं इस बारे में सोच रहा था कि एक से अधिक भौतिक प्रोसेसर वाले बोर्ड पर हस्तक्षेप कैसे किया जाता है।दोहरी प्रोसेसर मशीनों द्वारा नियंत्रित इंटरप्ट कैसे हैं?
क्या भौतिक बोर्ड की कॉन्फ़िगरेशन द्वारा निर्धारित हस्तक्षेप की कोई भी जिम्मेदारी है? प्रत्येक प्रोसेसर डिस्क I/O जैसे कुछ प्रकार के इंटरप्ट को संभालने में सक्षम होना चाहिए। जब तक उचित प्रोसेसर में इंटरप्ट को प्रबंधित और प्रेषित करने के लिए कुछ सर्किटरी नहीं होती है? मेरा अनुमान है कि यह योजना प्रोसेसर तटस्थ होना चाहिए, ताकि कोई प्रोसेसर और कोर इंटरप्ट हैंडलर चला सके।
यदि कोई डिस्क डिस्क पर प्रतीक्षा कर रहा है, तो क्या डिस्क तैयार होने पर इंटरप्ट हैंडलर चलाने के लिए वह कोर होगा?
मैं अब कि एक कोर कभी नहीं पढ़ने, एक धागा प्रतीक्षा करता है पर इंतजार कर रहा है देख सकते हैं। जब पढ़ना समाप्त हो जाता है, ऐसा लगता है कि पहले प्रोसेसर पर डेटा को अभी भी कैश किए जाने के मौके के कारण पहले प्रोसेसर पर नए वॉकेन थ्रेड को चलाने के लिए बेहतर होगा। – jeffD